【报告】闪存存储垄断被打破了吗？
Source: DYLAN PATEL, MYRON XIE, AND GERALD WONG, NAND Flash Monopoly Broken? Tokyo Electron Moly Dep + Cryo Etch Takes On Lam Research For The Future Of NAND, July 17 2023
随着密度和成本改进的步伐缓慢，对于数字逻辑和DRAM而言，摩尔定律几乎已经失效。但对于NAND闪存存储器来说，情况并非如此。与半导体行业的其它领域不同，NAND每年都在大幅降低成本。
这是因为 NAND 抛弃了传统的做法，不再依赖光刻技术来制造更小的存储单元。相反，NAND采用了一种不同的架构，即3D NAND，该技术于2013年首次商业化。自那时以来，NAND制造商通过增加更多的存储单元层次来提高NAND的密度和成本结构。焦点几乎完全从光刻技术转向了沉积和刻蚀工艺步骤。因此，自3D NAND问世以来，其密度以非常稳定的速度每年提高30%。
本报告中，我们将涵盖NAND半导体市场、工艺技术扩展途径、制造过程、NAND价格趋势、当前的供过于求和未来的短缺、2023年至2025年的NAND晶圆制造设备支出预测、西部数据和Kioxia的未来、YMTC可能违反制裁、深入探讨面向NAND的高纵横比刻蚀市场、3D DRAM的可能性、沉积领域即将发生的重大材料变革，以及市场份额可能从Lam Research转向东京电子（TEL）的重大转变。这涉及到超过10亿美元的潜在收入转移。
与往常一样，我们将为大家详细介绍技术背景。关于NAND领域中沉积和刻蚀的两项新进展、3D DRAM的可能性、商业影响、变化以及高层次的总结，我们将为订阅用户提供详细解读。我们还将提供从VLSI Japan和Semicon West的工具公司和NAND制造商获得的市场情报。
这种密度的增加使得NAND每比特的成本在3D NAND问世以来每年约降低21%，而且预计这种扩展趋势将继续，尽管可能会面临一些挑战。美光认为，NAND每比特的成本可以以每年低至中等两位数的百分比降低，而DRAM的扩展更具挑战性，只能以高个位数的年成本降低为目标。这种低至中等两位数的降幅相对于行业近期经历的21%而言是一种回归。
最终结果是，尽管自2018年至2022年间，NAND工厂的总设备购买金额每年约为150亿美元，但NAND的总容量每年一直以超过30%的速度稳步增长。这主要是由于制造效率的提高。然而，继续增加容量将需要相应增加的更大资本支出（资本支出强度），除非有新的设备创新进入市场。另一方面，由于当前的半导体低迷，目前市场上的NAND大量过剩，因此大型资本支出项目推迟。这为1.5年后出现供应短缺创造了完美的条件。
这种大规模降低NAND成本的主要原因是，制造厂能够在不增加过多工艺步骤的情况下提高存储密度。在3D NAND中，最关键的步骤是薄膜沉积和高纵横比蚀刻。
NAND的4个扩展途径
有4个主要途径可以扩大每片NAND闪存的存储容量。
逻辑扩展 - 每个单元存储的位数。这需要在每个单元中存储2^n个电压级别。
垂直扩展 - 垂直堆叠的NAND单元数量。
横向扩展 - 可以放置在二维向量上的单元大小/数量。
架构扩展 - 通过各种技术增加密度并减少单元/外围的开销。
一、逻辑扩展
通过在物理存储单元中存储更多的位数。每增加一个位数，就需要将单元能够区分的电压状态数量翻倍。例如，每个单元存储1位（SLC）需要2个电压级别，每个单元存储2位（MLC）需要4个电压级别，每个单元存储3位（TLC）需要8个电压级别，每个单元存储4位（QLC）需要16个电压级别，每个单元存储5位（PLC）需要32个电压级别。
理想情况下，逻辑扩展通过增加存储的位数而不增加物理存储单元的数量来实现“免费”扩展。4位每个单元的QLC在2018年问世，由SK海力士从英特尔收购的Solidigm团队一直在推崇每个单元存储5位的PLC浮栅NAND。Kioxia的研究人员甚至在2021年展示了在低温条件下每个单元存储7位的技术。
然而，逻辑扩展的主要缺点是降低每个存储状态中的电子数量。增加每个单元的电压状态意味着将每个存储单元中储存电子的容量分割。每个状态中的电子数量减少会增加变异性并破坏可靠性。2D NAND已经在TLC技术上达到了这个限制，而3D NAND正快速接近类似的限制。从目前的情况来看，我们开始看到逻辑扩展的结束信号。
制造商发现，制造更小的单元（横向+垂直），每个单元容纳的电子更少，使得每个单元更多位存储变得不可行。例如，Solidigm的192层PLC技术失败，并且由于成本结构较差，无法大规模推广。
三星的236层以上的V9代3D NAND在QLC和TLC的世代间的扩展性较差。在V7代中，QLC比TLC密度高40%。而在V9代，QLC只比TLC密度高20%。这是因为QLC存储单元无法像TLC单元那样缩小。因此，美光和SK海力士认为TLC（每个单元存储3位）的NAND将是最具成本效益的长期解决方案。
二、垂直扩展
过去十年的主要密度增益途径。当前高纵横比（HAR）刻蚀深度限制为6至7微米，而每个单元的最小厚度约为40纳米。迄今为止，制造商只能实现最多128个字线层堆叠（每个约50纳米）。要超越这一点，需要将多个分别刻蚀的堆叠单元进行串联叠加。Solidigm的192层设计使用了四个48层堆叠单元，而Hynix最新的238层代使用了两个每个具有119个有效字线的堆叠单元。
理想情况下，堆叠单元越少越好，因为需要重复的制造步骤较少，叠加堆叠时对齐错误的风险较低。否则，垂直扩展的其它方法是减少每个存储单元和字线的Z轴厚度，或增加高纵横比刻蚀深度，下面我们将详细介绍。这就是为什么东京电子可能从Lam Research手中夺取大量业务的原因。我们稍后将描述的沉积变化可能具有同样的影响力。
三、横向扩展
即X轴和Y轴方向的扩展。这可以通过增加存储通道孔的密度或减少缝隙和存储块细分的面积开销来实现。前者已经达到了极限，因为为了形成电荷陷阱单元，孔的尺寸不能再变得更小，需要将所有层放在侧壁上。孔之间的间距目前也已经尽可能地紧密。
对于后者，美光和WDC/Kioxia正在增加缝隙之间的通道孔数量，减少总的缝隙数量，从而通过孔实现更好的面积利用。这意味着它们的替代栅极工艺必须在水平方向上深入到更深的层次，以正确清除所有的SiN残留物，并进行后续的W填充。
自64层代以来，行间已成为行业标准的9个支柱。美光的232层已增加到19个支柱，而WDC/Kioxia的BiCS6 162层则增加到了24个支柱，尽管我们尚未广泛发现这种技术在市场上大规模推广。它们的218层BiCS8进一步去除了需要用孔的虚拟行来分隔子块的要求。
虽然与垂直扩展相比，这些横向扩展技术带来的密度增益较小，但它确实可以实现线性成本降低而无需增加设备费用密集度。除此之外，横向扩展还可以通过使用错位阶梯设计减少阵列两侧的阶梯面积开销来实现。然而，这会增加布线密度和连接区域到字线的复杂性的代价。
四、架构扩展
重点是CMOS逻辑外围电路的放置位置。设计从简单的CMOS Next to Array 发展到最近的CMOS Under Array，通过在NAND堆叠下方建立电路来节省芯片面积。然而，由于NAND阵列加工步骤的严苛性，CMOS逻辑工艺技术存在限制。CMOS Bonded Array (CBA)通过在单独的晶圆上制造逻辑电路，然后与存储阵列晶圆进行混合键合，解决了这个问题。
这使得更先进的逻辑和更高的布线密度能够实现进一步的阶梯和子块分割的横向扩展。通过同时制造逻辑和存储器来减少设计/工艺复杂性和周期时间，通过键合多个晶圆带来的成本增加可以得到抵消。YMTC的64层Xtacking 1.0和令人惊叹的1.0微米间距混合键合技术引领了这一领域。WDC/Kioxia的BiCS8 218层也将采用混合键合工艺，其它制造商也在紧随其后。
这些扩展途径中的大部分已经达到了极限。垂直扩展一直是扩展的主要方式，但即使是这种方式也已经开始受到当前制造设备的限制。
3D NAND的结构和制造流程
首先在基础晶圆上沉积氧化物和氮化物薄膜的交替层。每一层的厚度在20到30纳米之间。每个堆叠中的理论极限可以超过250层高，近7微米高。然后添加厚硬掩膜，以准备进行高纵横比通道孔的刻蚀。这个反应离子刻蚀过程在宽度的70倍处挖掘出一系列孔。通道孔的圆形度和整个深度的均匀性对于减少存储单元性能的变异性至关重要。这些步骤针对具有多个堆叠单元的设计进行重复，然后将它们堆叠在一起。
从这个过程中，通道孔被填充多层以形成电荷陷阱单元，每一层都沉积在侧壁上，使孔逐渐变窄。接下来是金属替代栅极工艺。通过刻蚀所有层，形成槽，暴露出堆叠的侧面。这允许通过ALD沉积的障碍层的挖掘和随后的钨字线填充来访问氮化物层。阵列的两侧被刻蚀成阶梯形，以将字线层暴露给垂直接触点。
最后，位线和金属互连在上方形成，并与制造的CMOS电路连接，其中包括用于NAND接口的字线驱动器和其它外围电路。从中我们可以看到，3D NAND高度依赖于HAR刻蚀和沉积技术的能力来扩展密度和性能。
正如前面所述，制造过程中最主要的限制是刻蚀通道孔。这就是为什么每GB的原始加工时间（因此加工成本）的扩展预计将放缓，与我们观察到的历史趋势相比。这是本文的重点。
NAND市场更新，投资者的幻觉：绿洲是否比看上去更近？
NAND市场继续疲软，存在巨大的产能过剩。由于供应过剩，行业的晶圆开工利用率目前处于60%左右。库存情况也非常严重。这是自1997年以来我们所见过的供需失衡最严重的情况。
现在，主要的NAND厂商都在降低利用率，试图减少库存，使市场恢复平衡。然而，仍然需要一些投资来进行技术转型。三星作为最大的NAND生产商（占据市场34%），在NAND工艺方面落后。其目前的产品主要是128层，而176层的NAND仍然只占据了很小一部分市场份额。
这与SK Hynix和美光相比，后者已经达到了超过200层的技术节点。三星计划在今年将大部分产能转向236层。他们实际上跳过了一个节点，用于大部分生产。尽管他们在技术转型上的投资将在今年提振NAND的设备费用，但它只会延迟复苏，因为产能中仍存在更多的闲置能力来满足日益增长的需求。一旦技术转型完成，他们将向市场带来多出70%的量。三星希望强制整合，这是公司高层驱动的策略。
中国也无法挽救局面。中国的主要NAND厂商长江存储（YMTC）已被禁止购买设备。这个禁令是有道理的，因为NAND是中国内部芯片努力中取得最大成功的领域。毋庸置疑，禁令之前YMTC是技术领先者。他们即使在市场低迷时期也在不断投入资本，不断扩大他们的生产能力。预期这将在市场低迷期间提供供应的缓冲。中国受到出口管制的限制，意味着他们不能在市场低迷期间继续支持设备费用的支出。
我们认为，与2023年相比，2024年对于NAND资本支出来说将是一个更加紧缩的年份。我们预计只有在2025年，由于巨大的库存和低利用率提供了缓冲，NAND供需恢复平衡时才会出现强劲复苏。长期市场需求将继续增长，行业需要投资来满足最终的需求。请注意，市场增长非常有限。这还假设了一些NAND整合，我们将在下文中讨论。
在下面，我们将分享我们对2023年至2025年NAND晶圆制造设备支出的预测，西部数据和Kioxia的未来，对NAND高纵横比刻蚀市场的深入分析，3D DRAM的可能性，沉积过程中即将发生的重大材料变化，以及市场份额从Lam Research转向东京电子可能引发的超过10亿美元的收入交易。<以下未完，为原文收费内容>