Source: Chris Mellor, 3D DRAM could be revolutionary – if it works, May 5, 2023我们已经习惯了3D NAND，以至于忘记了它在2013年发布时的革命性。现在，您可以通过堆叠单元而不是并排放置来从根本上增加NAND晶圆的密度的想法被认为是理所当然的。我们有 176 层 3D NAND 正在生产中，230 层产品即将推出，300 层产品正在开发中。然而，DRAM在平面时代停留得很快。它与2D生产技术紧密相连，以至于英特尔的Optane 3D XPoint等存储级存储器被开发用于提供接近DRAM的速度，但成本更接近NAND。Optane之所以失败，是因为其成本因生产有限而居高不下，而且对其非易失性存储器进行编程的复杂性太高。堆叠 DRAM 单元是降低 DRAM 成本和提高芯片密度的明显架构方法。然而，这很困难，初创公司NEO Semiconductor认为它已经找到了一种方法来通过其3D X-DRAM技术做到这一点。在这里，我们有一家初创公司设法在主要的DRAM制造商美光，三星和SK海力士之前创建3D DRAM架构。NEO是一个无晶圆厂，需要拥有三大DRAM代工厂运营商中的一个或多个许可其技术才能成功。我们询问了Objective Analysis的内存半导体行业分析师Jim Handy如何看待3D DRAM技术。他告诉我们：“3D NAND'Punch & Plug'方法现在已经得到了很好的理解，所以使用这种工艺的DRAM应该能够快速上升，只要它不使用任何新材料。英特尔在 2020 年的 IEDM 论文中展示了类似的东西。Tom Coughlin和我在《新兴内存报告》中简要介绍了它。“英特尔方法的唯一缺点是它使用掺杂的HfO（氧化铪）反铁电层，该层在半导体中并未广泛使用。这使得它有点难以制造，仅仅是因为它没有完全在生产车间的控制之下。我相信它类似于德国铁电存储器公司（FMC）正在努力开发的HfO生产工艺。德累斯顿大学的NaMLab在2011年发现了HfO的铁电特性，在过去的12年里，它的衍生FMC一直在试图控制它。事情看起来总是很容易，直到你尝试实际制造它们！”我们向Jim Handy询问了一组关于NEO技术的问题：Jim Handy：几年来，NEO一直在闪存峰会上推广一种新颖的NAND闪存概念。它使用位线的固有电容作为DRAM电容器，以大大加速NAND闪存的性能。我不知道有任何商业产品利用了这项技术。至于DRAM技术，我只知道新闻稿中的内容。问：它声称能够在2030-2035年期间拥有能够生产1Tbit DRAM芯片的技术进步是否合理？ Jim Handy：只要这是一个值得生产的工艺，使用众所周知的材料和成熟的3D-NAND工艺，就没有理由不能更早地构建太比特DRAM。如果涉及新材料，那么使它们具有生产价值的挑战将使这种前景更加难以预测。问：如果3D X-DRAM技术是可行的，它是否会导致DRAM的成本/位降低，就像3D NAND帮助降低NAND的成本/位一样？ Jim Handy：DRAM扩展已经显着放缓，任何能够增加DRAM密度的低成本突破都将加速DRAM成本/位下降的放缓。问：8倍更高密度的DRAM芯片是否会压倒x86插槽接口，并且更多地用于HBM和CXL访问的远程内存而不是服务器DIMM？ Jim Handy：计算机永远没有足够的DRAM。如果DRAM是免费的，如果它的引脚电容不会减慢总线的速度，那么每个人都会比现在使用得更多。相反，DRAM是一件昂贵的事情，并且您添加到任何一个通道的芯片/封装越多，运行该通道的速度就越慢，因此设计人员通常将自己限制为每个通道只能使用一两个DIMM。 换句话说：成本是一个限制因素，DRAM封装数量是一个限制因素。8倍密度的DRAM不仅可以大大降低成本，而且还将支持非常大的DRAM阵列，其封装数量和电容与计算机目前已经处理的相同。另一个优点是更高密度的DRAM每瓦提供更多内存。数据中心在DRAM的功耗和散热方面存在问题，因此这对他们来说也是一个很大的优势。NEO需要找到一个内存晶圆厂运营商来测试3D X-DRAM 所代表的想法。用 Handy 的话来说：“一个有价值的生产工艺，使用众所周知的材料和成熟的3D-NAND工艺。运行初始测试不应超过几周。”英特尔在掺杂 HfO 反铁电层方面的经验表明，将新材料投入生产是多么困难。借助3D NAND，闪存代工厂人员不得不退回到传统的单元技术，即物理上更大的单元，才能将其投入生产。美光和其他DRAM生产商不得不使用越来越小的电池来增加DRAM晶圆密度。我们认为，他们可以回到传统的DRAM单元尺寸，以试验Neo的3D DRAM概念。让我们希望这种将3D DRAM投入生产的尝试取得成功，并且我们都可以获得具有更大内存容量的x86和GPU服务器的应用程序速度优势。以下是三星对 3D NAND 感兴趣的证据，其研究人员的一篇论文将于 6 月 11 日至 16 日在日本举行的 2023 年 VLSI 技术和电路研讨会上发表。它的标题是“通过第三维度 - 垂直堆叠DRAM扩展的持续发展”。文摘要指出：“在过去的几十年里，通过使接入晶体管和电容器的单位面积尺寸更小，DRAM的密度显着增加。然而，远远超过10 nm工艺节点的缩小器件越来越多地带来工艺和可靠性挑战。由于闪存技术通过3D NAND进行了关键和成功的创新，DRAM技术也可能采用垂直堆叠存储单元。垂直堆叠的DRAM （VS-DRAM）通过增加层数以及减小晶体管的尺寸，继续增加芯片上的位密度。本文讨论了VS-DRAM的机遇和挑战。”