DesignCon 2023大会回顾（Tom Coughlin）

【ANDY】每个组件（内存、介质、协议等等）的革新推动计算机系统架构迭代，高速度、高带宽、更开放。

Source: Tom Coughlin, Memory At The 2023 Designcon, Feb 16, 2023

在Santa Clara会议中心举行的2023年DesignCon大会涵盖了许多与半导体设计和电子集成相关的主题。包括我主持的会议。此外，Rambus还推出了高性能DDR5注册时钟驱动程序，并针对许多应用进行了各种内存产品的指导课程。

我主持了关于“Memory Enables New Embedded, Enterprise and Data Center Applications”的会议，该会议由IEEE Spectrum组织。我的会议嘉宾为英特尔的Debendra Das Sharma和三星的David McIntyre。

我简要地谈到了非易失性存储器在各种应用中日益增长的作用，包括作为企业和数据中心应用中的缓存，以及用于各种消费类应用的代工厂的嵌入式设备。下图（来自2022年新兴存储器进入下一阶段报告）显示了代表所有这些非易失性存储器应用的DRAM、NAND闪存和MRAM的PB级出货量预测。

NAND、DRAM 和新兴非易失性存储器的预测

此图表考虑了独立存储器和嵌入式存储器应用。非易失性存储器，特别是英特尔的傲腾存储器，是开发CXL内存扩展和内存共享协议的主要推动力。这些存储器也将成为chiplet封装设计以及3D异构集成的重要组成部分。这将使处理更接近数据存储的位置，例如计算型内存和存储。

英特尔的Debendra Das Sharma谈到了CXL和chiplet的UCIe协议。系统内存面临着挑战，例如对带宽和容量的需求不断增加，处理内核越来越多，而每个处理内核的内存通道带宽正在逐渐下降。此外，由于扩展问题，DRAM$/Gb自2015年以来几乎没有下降，并且在总系统成本中所占的比例越来越大。此外，内存性能随功率要求而扩展。

CXL是一个连贯接口，它利用具有三种多路复用协议的PCIe。CXL缓存和内存目标以接近缓存一致性延迟（<200ns负载使用）运行。此外，CXL处理许多不同内存特性的能力允许混合和匹配不同类型的内存。CXL 2.0允许在机架级别和持久内存进行资源池化。CXL 3.0（2022年发布）旨在与更高性能的PCIe 6.0配合使用，并在机架/机柜级别上实现具有脊/叶架构的可组合系统。

Debendra还在UCIe 1.0上发表了讲话，该UCIe 1.0于2022年发布，用于chiplet互连。UCIe旨在成为一个开放平台，以实现基于chiplet的解决方案。chiplet封装可实现超过最大光罩尺寸的封装（这是传统芯片系统（SoC）的限制）。还支持使用来自多个供应商的芯片制造的软件包，以便为特定用例创建可定制的、基于标准的产品。

UCIe开放式chiplet平台封装

来自三星的Dave Mcintyre代表存储网络行业协会（SNIA）计算内存和存储计划（CMSI）并谈到了计算型存储。如下图所示，计算型存储架构在靠近内存的专用处理器中处理一些数据，从而减少了数据移动，这可能会消耗大量能量并由于CPU过载而降低性能。

传统计算和计算型存储的性能变化

使用智能SSD中内置的专用处理器，由于SSD从系统CPU卸载处理，因此整体系统性能可以随着更多SSD而继续增长。使用专用处理器进行计算也可以通过内存和CXL网络（计算型内存）。

在2023年DesignCon上还有其他与内存和存储相关的会议和展览。Rambus正在举办有关其内存解决方案的教育课程，并宣布推出用于高级服务器内存设计的6400MT/sDDR5 Gen3注册时钟驱动程序（RCD）。

在Rambus会议上，他们表示，带宽需求的增加正在推动市场的所有细分市场，包括AI/ML训练和推理，汽车以及图形应用。对于用于流式读取的高带宽内存（HBM2）和2Gbps的PHY和DRAM功率，数据移动可能会消耗超过62%的系统功耗。

HBM3在内插器上支持更高速的信号，其他各种改进提供了更好的产品。Rambus还介绍了其下一代GDDR6产品。

IEEE Spectrum在2023年DesignCon上组织的会议重点关注嵌入式，企业和数据中心应用的内存和存储进步。Rambus还发布了高性能DDR5注册时钟驱动程序，并谈到了许多应用的内存。