内存行业与以内存为中心的技术

Source: Micron, Western Digital, Memory Coalition of Excellence: Recommendations for the National Semiconductor Technology Center, July 2022

内存行业

介绍

通过为AI、5G 和数据中心提供基础能力，内存和存储的发展激发了包括医疗保健、汽车、通信和国防在内的各行各业的创新。正因为如此，以及共同生成的“数据爆炸”，内存和存储已经从2000年占全球半导体行业收入的10%增长到今天约占行业收入的30%。随着技术进步需要更高的密度、性能和高级功能，这一趋势将持续。例如，与4G手机相比，5G智能手机的内存（DRAM）增加了50%，存储（NAND）内容增加了一倍。当今的自动驾驶汽车需要与高级数据中心服务器一样多的DRAM和NAND存储。随着这项技术的发展和扩散，内存消耗将继续增加。IDC预测，到2025年，全球将产生175泽字节（ZB，每泽字节等于一万亿千兆字节）的数据。数据存储支撑着这种数据经济的发展，使半导体存储器能够渗透到日常生活的几乎每个方面，并为更广泛的半导体生态系统的发展设定了步伐。

存储器在电子系统中无处不在，这意味着存储器单元约占半导体制造中整个器件数量的85%。鉴于DRAM和NAND在所有计算中的重要作用以及作为以数据为中心的基础设施需求的基础，这种增长将继续下去。DRAM 和 NAND 通过赋能精准医疗、优化智能制造、为金融服务提供动力以及帮助提供自主运输来释放经济机会。

NAND 和 DRAM 的扩展

虽然DRAM和NAND闪存在基本结构器件形成和后端金属化方面共享相似的技术元素，但每个元素也推动了不同独特的前沿半导体技术要求。NAND有几个独特的要求，特别是高纵横比刻蚀相关技术，这些技术比一般的逻辑应用先进得多。同样，DRAM需要精确沉积独特材料和尖端光刻技术，以实现其它半导体领域不需要的高密度电容器结构 。对于 DRAM 和 NAND 而言，代位增长、成本降低以及最终各种最终产品的性能都取决于健康的扩展路线图。

新兴和相关内存技术

还有其它存储器技术填补了利基应用和市场，其中包括 DRAM和NAND闪存不易填充的易失性和非易失性存储器技术。其中包括独立的SRAM、NOR闪存和掩码可编程ROM。“新兴内存”类别包括专注于新材料和架构的发展，并且是专注于解决整体计算范式中新层的新贵。以及解决现有 DRAM 和 NAND 路线图的长距离扩展限制。这些新兴存储器包括用于存储器存储单元的新材料 —— 电阻RAM，相变材料（PCM），磁性RAM（MRAM）和基于铁电材料的 RAM（FeRAM）。虽然ReRAM和PCM在利基应用中取得了有限的成功，但它们并不能作为DRAM和NAND闪存架构的替代技术。

未来的技术趋势和挑战

持续提高数据密度、带宽能力和电源管理仍然是内存和存储行业的优先事项。这些优先事项将通过新的创新材料和工艺技术来实现，这些技术和工艺技术允许持续的技术发展，并结合2.5D和3D支持的新计算架构和范例，以及更先进的片上系统（SoC）和封装解决方案。随着当今最先进的半导体解决方案的集成水平，这种研发工作还需要包括技术生态系统的关键要素。该生态系统涵盖实验室和学术界的核心研究，内在工艺能力的设备供应商，实现产品进步的异构包装创新，以及与容量增益保持同步的具有成本效益的测试方法。

随着DRAM进入下一个开发阶段，随着该技术基于当前确定的材料和工艺接近其基本物理极限，它面临着一些挑战。这些限制包括非常昂贵的极紫外（EUV）光刻，需要大量的每比特缩放成本。当今最先进的设备和系统中的尖端DRAM基于大约12 nm至15 nm的最小特性，由于DRAM的结构，这需要超出最高级逻辑要求的光刻能力。随着传统DRAM扩展的物理限制的接近，存在颠覆性技术转型的机会，对行业动态产生重大影响。全球都在努力通过迁移到3D来破坏平面DRAM技术，类似于NAND的发展。虽然相当多的研发部门已经探索了取代DRAM的取代型存储器技术，但没有一个能够产生速度，可靠性和可扩展性的组合来与DRAM竞争。

NAND闪存架构已经迁移到3D，每一代新一代3D NAND驱动器通过添加更多的内存层来增加位的区域密度，这也导致存储阵列的横向扩展，以将触点添加到内存位，从而降低每个新的3D节点提供越来越便宜的内存的能力。与DRAM类似，单片3D NAND解决方案需要巨大的未来创新，以继续实现性能和成本的进步，因为随着行业发展到数百层甚至数千层，流程变得越来越复杂。

为了帮助确保内存技术中位密度扩展和/或位成本降低的持续步伐，必须在基于替代存储机制的“新兴”和新内存概念中加强其它研究路径。还必须同时关注架构创新，这些创新致力于利用新内存技术支持的功能，并最大限度地提高市场上终端应用程序的系统级性能和成本效益。这些新的内存系统概念化，或逻辑内存层次结构的重新构想，可以导致更高效的系统，通过灵活地使用内存和逻辑器件进行优化，从而避免当前的限制，以获得实质性的系统级性能提升。

此外，还需要进一步投资开发芯片堆叠的新方法，即所谓的异构集成（HI），这需要多芯片键合和专用封装。这项技术使计算机体系结构中尚未均匀集成的不同部分更紧密地结合在一起，从而提供了更高的信息传输速度和能量减少。HI还允许实现对于传统线和焊球键合而言过于复杂和/或不切实际的新架构。

以内存为中心的技术

内存墙

当前的数据处理方案依赖于数据存储与数据处理分开的体系结构。这就产生了不断将信息传入和传出内存的需求，这在时间和精力上都以巨大的性能消耗。“内存墙”是指系统中的这种时效和能量瓶颈。由高级分析、大数据、AI、机器学习和视频流驱动的数据量的巨大增长加剧了这个问题。新的内存创新始于利用一些方法，通过使内存对计算更为中心来消除昂贵的数据移动，从而创建所谓的“以内存为中心”的架构。组织正在使计算更接近数据源，利用前所未有的内存技术创新，大幅提高性能并开启技术转型的新时代。开发领先的内存技术对于支持这一转变至关重要。

通过将计算功能放在DRAM附近（也称为近内存计算），可以提高效率。通过直接在快速内存（如 DRAM）上执行计算以实现更高的效率，从而实现内存中计算。模拟计算和全模拟加速器通过为每个存储单元提供大量可能的状态并对大量数据并行执行计算，进一步扩展了范围以提高效率。虽然这是一个有前途的方向，但器件特性和可变性仍然是关键挑战，而合适的高质量模拟存储器器件仍然难以捉摸。某些数据绑定工作负载更适合某些类型的以内存为中心的处理解决方案或处理解决方案的组合，而特定领域架构（DSA）的趋势加剧了这种情况。DSA 可以通过根据所处理的工作负载或域的特征定制体系结构来实现更高的效率。

每个计算系统将具有最大允许功率，在图3中标记为“系统电源墙”。它是数据位传输（带宽单位为 GB/s）和数据移动成本 （pJ/b） 的最大组合。模拟加速器的最高效率在于，但只有某些工作负载适合这种计算方法。因此，DSA 将决定如何在新型和传统架构之间最好地分配工作负载。

我们已经开始看到集成电路基础设施的转型和存储器的发展，以支持日益数据驱动的生活方式的需求。存储和存储芯片技术已经过渡到后摩尔定律制度：3D缩放范式。这种转变推动了材料、单元工艺、器件、电路和架构的下一代技术解决方案开发的重大转变。使用基于第一原理的方法，需要一种有效的方法来探索和评估连续存储芯片解决方案的新材料和器件。支持这一转变的生态系统，包括材料、工艺、复杂3D结构的工具以及材料、结构和TCAD建模平台，需要在支持持续3D缩放的道路上开发和成熟。

要继续推进此路径，需要完全重新构想计算、内存和存储之间的交互。最佳解决方案来自所有组件的整体视图，包括材料、新型器件、电路设计、架构和异构（3D）封装，同时在框架、操作系统、软件和应用优化中折叠，并仍然满足安全要求和新计量的需求。

以内存为中心的计算

以内存为中心的计算是以低能耗和高性能执行高级计算的逻辑路径，适用于内存受限的工作负载，包括 AI 推理和训练。任何向以内存为中心的计算的严肃转变都需要从应用程序到存储位的集成创新，包括架构、框架、操作系统和内存系统。计算堆栈中的所有项都必须在系统级驱动的以内存为中心的范例中一起演进。

采用以内存为中心的架构为大幅增长、更高效的计算系统创造了巨大的潜力。但是，需要权衡带宽和能源，具体取决于以数据为中心的工作负载的结构。为了实现这一点，系统必须采用异构设计，如图4所示，即：1）从当前的通用型、以计算为中心的架构发展而来;2）利用新的、特殊的、加速器感知的设计; 3）通过新颖的以内存为中心和特定领域的架构，数据移动感知编程模型以及紧密耦合的内存和计算架构，将更多的计算推向内存。

图 5 显示了这种以内存为中心的计算新范式的构建块，包括当前和未来计算。通过以3D方式堆叠内存芯片（称为高带宽内存（HBM），并以2.5D方式将这些堆栈与系统集成，使工作负载更接近内存已经开始。目前正在探索新的存储器架构，将逻辑功能插入硅级存储器芯片中，与存储器阵列一起或在存储器阵列内，以实现深度存储器内功能。将这种内存和计算协同作用更进一步，可以想象内存和逻辑的完全合并，其中模拟内存功能被安排以提供并发计算能力。

为了在存储器技术方面取得实质性进步，需要能够与传统设备集成的新概念和相关材料。为了与当前的DRAM和NAND技术竞争，任何新存储器或精选器件的发现都必须在性能、功耗、面积、功能、成本和复杂性等许多（如果不是全部）关键器件指标中提供颠覆性优势。收益评估必须考虑整体系统级需求，并从材料、工艺、器件和电路以及系统架构等整个堆栈中对基准进行基准测试。缩放考虑因素已被推到可能需要利用固有的2D和1D材料的设备解决方案，以及可能在接近原子分辨率下工作的概念。了解底层设备机制以及某些设备概念陷阱非常重要，例如，这些缺陷可能涉及开关机制中的原子运动。这通常会导致设备级可变性或随机性。为了在大型阵列实现中使用，必须几乎完全消除任何器件性能变化。