作者  中国科技大学 帅师兄

给SSD Fans原创投稿，拿>=100元稿费。 扫码加阿呆哥好友，拉你进微信讨论群。

提要

最近读了一篇介绍NAND闪存演变历史的文章。简而言之，NAND闪存面临着二维结构尺寸无法继续缩小的瓶颈，因此逐渐向三维结构进行转变。

背景介绍

现在人们生活中的便携式电子设备越来越多，比如数码相机、MP3、平板电脑和智能手机等。因此，非易失性的存储市场也得到了快速成长。因为如集成密度高、单位比特成本低和可靠性高等众多优点，NAND闪存占据了绝大部分的非易失性存储市场。可是因为技术上的限制，这些优势越来越难以维持下去。下图为过去十年的单元尺寸与单元相互干扰的变化趋势图。即使两次曝光技术（Double Patterning Technology）和四次曝光技术（Quadruple Patterning Technology）的引入提高了制造工艺，如下图所示，一代又一代，二维平面单元尺寸逐渐减小，但是单元间相互干扰却在逐渐增加。可以看出，基于二维平面单元结构的尺寸缩小已经无法进一步减小比特成本了，即达到了技术上的瓶颈。

为了克服二维平面单元结构的技术瓶颈，自从2006年，各种三维NAND闪存结构陆续被提出来。其中一种叫做TCAT已经于2013年开始了规模化量产。三维NAND闪存结构并不是利用传统的缩小单元的方法，而是提高堆叠栅极结构（WL）的数目来提高芯片的集成密度。平均来看，每一代三维NAND闪存的堆叠栅极结构的数目都增长了40%，这意味着每一代单元尺寸减小了平均40%。因此，三维NAND闪存快速地把二维NAND闪存挤出了市场，应用三维NAND闪存的SSD硬盘也快速地替代了存储市场上的HHD硬盘。如下图所示，SSD在NAND 闪存市场的份额由2013年的23%增长到2017年的43%。

三维NAND闪存的发展史

这里就不罗列历史上三维NAND闪存的发展事件了，只把关键的两个事件点出来。2007年，BiCS（Bit Cost Scalable）技术（包含多堆叠栅极层结构）被提出。2009年，金属栅极三维NAND闪存技术（TCAT）被提出来。BiCS 和 TCAT 的具体对比如下图所示。其中，单元串的结构、单元堆叠的方式、编程/擦除窗口长短以及擦除方法等都是不同的。BiCS利用了多晶硅栅极，TCAT利用了金属栅极，BiCS的编程/擦除窗口比较窄，而TCAT 的编程/擦除窗口就比较宽。BiCS的擦除方法是GIDL，而TCAT的擦除方法是群擦除方法（Bulk Erase）。如图所示，二者的操作处理流程也是不一样的。

与二维平面NAND闪存相比，TCAT更加稳定可靠而且性能水平更加优越。如下图所示，单元间相互干扰降低了84%，擦写循环却提高了十倍以上，编程时间（tPROG）也减小了一半，Vth分布也减小了67%。

自从24层堆叠的三维NAND闪存的大规模生产以来，32层、48层、以及64层堆叠的三维NAND闪存也接连投产。正如下图所是，三维NAND闪存的比特面密度在每一代几乎都得到了翻倍。

三维NAND闪存面临的挑战

1. 堆叠栅极层数目增加带来的问题。正如前面所说，三维NAND通过增加堆叠栅极层的数目来提高比特密度，而且每一代堆叠栅极层数目都会增加30%～50%，这会带来许多困难，比如串电流的减小，高层与底层单元特征的差异性增大。

具体地来讲，如上图所示，随着堆叠栅极层数目的增加，串电流减小，读取数目增加。

如上图所示，高层与低层之间的单元会存在差异。通道孔的尺寸大小和栅极堆厚度都存在差异，这些结构上的差异会带来编程/擦出速度的差异、单元间干扰的差异以及数据保存的差异等。

2. 单元模具厚度减小带来的问题。随着单元模具厚度的减小，单元间的干扰也得到了增强。

参考文献

H. Kim, S. J. Ahn, Y. G. Shin, K. Lee and E. Jung, “Evolution of NAND Flash Memory: From 2D to 3D as a Storage Market Leader,” 2017 IEEE International Memory Workshop (IMW), Monterey, CA, 2017, pp. 1-4.

喜欢就请分享转发！

怎么阅读ssdfans其他文章？点击文末阅读原文进入www.ssdfans.com，用搜索框搜索关键字即可。

不想错过后续精彩文章？长按或扫描下面二维码关注ssdfans就可以了！

ssdfans微信群介绍

想加入这些群，请加nanoarch为微信好友，介绍你的昵称-行业-职务，注明群名，拉你进群。